Introducción

En el pasado se experimentó un gran aumento del rendimiento de los microprocesadores gracias a mejoras de la tecnología. Sin embargo, hoy en día no se puede mantener este ritmo por limitaciones físicas (efecto de túnel) y la disipación del calor. Como consecuencia, en lugar de intentar hacer los procesadores más rápidos, actualmente se están introduciendo muchos de ellos en un mismo chip para poder realizar tareas en paralelo. Como es lógico, el Sistema Operativo debe de estar al corriente de esto.

En la práctica pueden aparecer mezclas de estos últimos. Por ejemplo, en los supercomputadores actuales:

• Nodo: memoria compartida con varios procesadores asociados.
• Red de interconexión: cada nodo está interconectado con otros mediante una rápida red de interconexión.

Dentro de un nodo se puede programar hilos, pero para comunicarse hacia afuera del mismo, se utiliza paso de mensajes.

Multiprocesadores

Cada CPU puede direccionar toda la memoria disponible, sin embargo lo pueden hacer con diferentes velocidades:

• UMA: el acceso a memoria principal es más o menos constante para todos los procesadores.
• NUMA: el acceso a memoria principal no es uniforme, es más rápido leer de determinadas regiones que de otras.

UMA

La idea más sencilla es hacer uso de un único bus para acceder a memoria de forma uniforme. El procedimiento es el siguiente:

1. Se comprueba si el bus está ocupado. En ese caso hay que esperar.
2. La CPU coloca la dirección que desea y activa unas señales de control para determinar la operación.
3. Espera hasta que el bus devuelva el resultado de memoria.

La espera que se experimenta en el paso 1 es el mayor problema de esta arquitectura: un único bus es un gran cuello de botella. Por ese motivo (entre otros), se ideó la jerarquía de memoria.

Sin embargo, será necesario mantener la coherencia entre las diferentes cachés: si se escribe en una de ellas, el dato se debe reflejar en el resto de cachés. De lo contrario, los datos serán inconsistentes. Para ello se emplean los protocolos de coherencia caché:

• Snooping: las otras CPUs vigilan el bus para ver si se están haciendo cambios a datos que tengan en sus cachés. En ese caso invalidarán su copia. Protocolos MSI y MESI.
• Directorio

Aun así, un único bus sigue siendo bastante limitado si queremos escalar el número de CPUs. Para interconectar n CPUs a k memorias se puede utilizar un conmutador de barreras cruzadas (cross bar switch). La intersección de líneas verticales y horizontales se llama punto de cruze.

La ventaja de esto es que no hay bloqueos, solo si se intenta acceder a la misma memoria a la vez. El problema es que son dispositivos bastante costosos, y tampoco escala muy bien con más memorias y procesadores: cada vez será más grande.

Una posible alternativa intermedia es el uso de conmutadores: tiene dos entradas y dos salidas. Los mensajes llegan por una de las entradas y se pueden conmutar a cualquiera de las salidas, dependiendo de uns campos del parámetro recibido: el funcionamiento es muy similar a una red de routers de internet.

Estos conmutadores se pueden organizar en una red de comunicación multietapa, como por ejemplo la red omega de la figura. Esta red se conoce comúnmente como barajado perfecto (Perfect Shuffle): mezcla las señales como si fuese una barajas de cartas.

Estas resultan mucho más económicas que los conmutadores de barreras cruzadas, y ofrecen un mejor rendimiento que un único bus. Es cierto que todavía hay cierto nivel de contención (red con bloqueo), pero no tanta.

CC-NUMA (Cache Coherent NUMA)

Principios de multiprocesadores NUMA:

1. Hay un solo espacio de direcciones visible para todas las CPUs.
2. El acceso a la memoria remota es mediante simples load y store.
3. El acceso a la memoria remota es más lento que el acceso a la memoria local.

El sistema puede ser NC-NUMA (No Cache NUMA) o CC-NUMA (_Cache Coherent NUMA). En este apartado nos centraremos en este último.

El método más utilizado en la actualidad es el multiprocesador basado en directorios: la idea es mantener como una base de datos de donde está cada línea caché y su estado (actualizada o modificada). Esto debe gestionarse en hardware dedicado que sea muy rápido.

Funcionamiento:

1. La CPU que va a emitir la dirección debe pasar por la MMU.
2. La MMU traduce la dirección.
3. Luego, la divide en 3 partes: nodo, línea y desplazamiento.
4. Si la solicitud es del nodo actual, se procede como siempre. Pero si es a un nodo de fuera, la MMU debe enviar un mensaje a través de la red de interconexión al nodo en concreto.
5. Cuando llega a dicho nodo, se enruta al hardware del directorio. Este indexa en su tabla y extrae la línea correspondiente. Si no está en caché, se debe ir a la RAM del nodo.
6. Se envía de vuelta la memoria necesaria a través de la red de interconexión.

Debido a todo esto, es muy importante la afinidad comentada antes para obtener un buen rendimiento.

Tipos de Sistemas Operativos Multiprocesador

Existen varias alternativas sobre el diseño de un Sistema Operativo que trabaje sobre una arquitectura multiprocesador: